An Efficient Computer-Aided Design Methodology for FPGA&ASIC High-Level Power Estimation Based on Machine Learning

Une méthodologie efficace d'estimation d epuissance au haut niveau sur FPGA et ASIC basée sur l'apprentissage statistique

Yehya Nasser (1)

1 IETR - Institut d'Électronique et des Technologies du numéRique

Nowadays, advanced digital systems are required to address complex functionnalities in a very wide range of applications. Systems complexity imposes designers to respect different design constraints such as the performance, area, power consumption and the time-to-market. The best design choice is the one that respects all of these constraints. To select an efficient design, designers need to quickly assess the possible architectures. In this thesis, we focus on facilitating the evaluation of the power consumption for both signal processing and hardware design engineers, so that it is possible to maintain fast, accurate and flexible power estimation. We present NeuPowas a system-level FPGA/ASIC power estimation method based on machine learning. We exploit neural networks to aid the designers in exploring the dynamic power consumption of possible architectural solutions. NeuPow relies on propagating the signals throughout connected neural models to predict the power consumption of a composite system at high-level of abstractions. We also provide an upgraded version that is frequency aware estimation. To prove the effectiveness of the proposed methodology, assessments such as technology and scalability studies have been conducted on ASIC and FPGA. Results show very good estimationaccuracy with less than 10% of relative error independently from the technology and the design size. NeuPow maintains high design productivity, where the simulation time obtained is significantly improved compared to those obtained with conventional design tools.

Aujourd’hui, des systèmes numériques avancés sont nécessaires pour mettre en œuvre des fonctionnalités complexes. Cette complexité impose au concepteur de respecter différentes contraintes de conception telles que la performance, la surface, la consommation électrique et le délai de mise sur le marché. Pour effectuer une conception efficace, les concepteurs doivent rapidement évaluer les différentes architectures possibles. Dans cette thèse, nous nous concentrons sur l’évaluation de la consommation d’énergie afin de fournir une méthode d’estimation de puissance rapide, précise et flexible. Nous présentons NeuPow qui est une méthode s’appliquant aux FPGA et ASIC. Cette approche système est basée sur des techniques d’apprentissage statistique.Notamment, nous exploitons les réseaux neuronaux pour aider les concepteurs à explorer la consommation d’énergie dynamique. NeuPow s’appuie sur la propagation des signaux à travers des modèles neuronaux connectés pour prédire la consommation d’énergie d’un système composite à haut niveau d’abstraction. La méthodologie permet de prendre en compte la fréquence de fonctionnement et les différentes technologies de circuits (ASIC et FPGA). Les résultats montrent une très bonne précision d’estimation avec moins de 10% d’erreur relative indépendamment de la technologie et de la taille du circuit. NeuPow permet d’obtenir une productivité de conception élevée. Les temps de simulation obtenus sont significativement améliorés par rapport à ceux obtenus avec les outils de conception conventionnels.

Mots clés: Power consumption; Fpga; Neural networks; Modeling; ANN

Mots clés: Consommation d'énergie; Fpga; Les réseaux de neurones; ASIC

Domaines: Electronique

Yehya Nasser. An Efficient Computer-Aided Design Methodology for FPGA&ASIC High-Level Power Estimation Based on Machine Learning. Electronics. INSA de Rennes, 2019. English. ⟨NNT : 2019ISAR0014⟩. ⟨tel-02516046⟩