An overview: Dynamically reconfigurable fault tolerant FPGA architecture - Université de Rennes Accéder directement au contenu
Communication Dans Un Congrès Année : 2013

An overview: Dynamically reconfigurable fault tolerant FPGA architecture

Sandrine Charlier  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00957947

Soumis le : mardi 11 mars 2014-13:01:06

Dernière modification le : vendredi 24 mars 2023-14:52:58

Fichier non déposé

Dates et versions

hal-00957947 , version 1 (11-03-2014)

Identifiants

  • HAL Id : hal-00957947 , version 1

Citer

Chagun Basha Basheer Ahmed, Sébastien Pillement. An overview: Dynamically reconfigurable fault tolerant FPGA architecture. GDR SoC-SiP CNRS, Jun 2013, Lyon, France. ⟨hal-00957947⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-NANTES UNIV-RENNES1 CNRS INSA-RENNES IETR UR1-MATH-STIC UR1-UFR-ISTIC IETR-SYSCOM UNIV-RENNES INSA-GROUPE ANR UR1-MATH-NUM IETR-ASIC NANTES-UNIVERSITE IETR-NANTES
40 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More